Qualcomm valida silício HBC com 18x mais largura de banda contra gargalo de ia

O maior gargalo da inferência de inteligência artificial em data centers não é a capacidade de computação, é a velocidade com que os dados saem da memória e chegam ao processador. A Qualcomm acaba de apresentar uma resposta concreta para esse problema, e com silício de verdade funcionando no laboratório.

A empresa validou o primeiro chip da sua arquitetura HBC (High Bandwidth Compute) no laboratório de San Diego. O dispositivo rodou o caminho completo de leitura e escrita da memória com computação próxima a ela, usando equipamento de teste automatizado com pesos e ativações aleatórias em dimensões representativas de produção. Os resultados mostram ganhos expressivos de largura de banda, e o primeiro produto comercial da família, o acelerador Dragonfly AI250, já está tape out e deve ser amostrado na primeira metade de 2027.

Como o HBC da Qualcomm resolve o gargalo de memória em IA

Em modelos de linguagem de grande porte (LLMs), cada token gerado pelo modelo exige que os parâmetros sejam alimentados constantemente para as unidades de computação. Em escala de data center, a energia e a latência desse movimento de dados afetam diretamente a vazão, o consumo elétrico e o custo total de operação. É aí que entra o HBC.

A solução da Qualcomm empilha dies de memória LPDDR de baixo consumo sobre um die base ativo de acelerador de IA, usando uma técnica chamada wafer-to-wafer bonding. O resultado é que a distância que os dados percorrem cai de milímetros para meros micrômetros. Em vez de buscar dados em módulos de memória separados, o processador tem a memória praticamente encostada nele.

A empresa diz que o projeto inclui redundância e remapeamento para lidar com defeitos nas camadas empilhadas, permitindo que o chip funcione mesmo com falhas em células de memória, algo crítico para viabilizar a produção em escala. A Qualcomm também afirma que são mais de dez anos de trabalho em memória sobre lógica, incluindo bonding direto de DRAM sobre lógico que já foi comercializado e participação na definição dos padrões JEDEC de LPDDR.

18x mais banda que LPDDR5X: os números do HBC validado

Segundo a Qualcomm, a arquitetura HBC entrega 18 vezes mais largura de banda efetiva de memória em comparação com o padrão LPDDR5X. Na relação entre desempenho e consumo, o ganho é de mais de 5x a largura de banda por watt em relação às especificações projetadas do HBM4, a tecnologia de memória de alta largura de banda usada em aceleradores de IA.

Há, porém, uma ressalva importante. O número ficou um pouco abaixo da projeção de 6x que a própria Qualcomm havia estimado anteriormente. A empresa também faz questão de anotar que as cifras são estimativas baseadas em resultados de silício medidos, normalizados para condições-alvo de operação e comparados com especificações publicadas de concorrentes. O desempenho final, diz a Qualcomm, pode variar conforme a implementação, a carga de trabalho e a configuração do sistema. Em outras palavras: são números de laboratório, e benchmarks independentes podem contar uma história diferente.

Dragonfly AI250: primeiro produto com HBC chega em 2027

O primeiro produto comercial a usar a arquitetura HBC é o acelerador Dragonfly AI250, que a Qualcomm classifica como parte da infraestrutura de inferência Dragonfly Rack. A amostragem está prevista para o primeiro semestre de 2027, e o chip já passou pela etapa de tape out, ou seja, o projeto foi finalizado e enviado para a fábrica.

As especificações do rack completo são de outro planeta: um sistema refrigerado a líquido com 38,6 TB de memória e 7,4 PB/s de largura de banda efetiva. Os produtos comerciais devem usar uma pilha de quatro camadas de DRAM, contra as duas camadas do silício de validação. A Qualcomm também planeja avançar no mercado de servidores com a CPU C1000 baseada em núcleos Oryon ainda em 2027, e uma nova geração do HBC, o Dragonfly AI300, está prevista para 2028.

📲 A corrida por hardware de inferência de IA em data center está pegando fogo. Para não perder nenhum lance, segue o Canal do TS no WhatsApp.

Embora os resultados sejam promissores, o salto do laboratório de San Diego para a operação em escala comercial ainda tem obstáculos. A calibragem entre o que o silício de validação mostra e o que os clientes vão ver nos racks, com cargas de trabalho reais e em competição direta com soluções de Nvidia, AMD e outras, é o próximo capítulo dessa história.

Fonte: Wccftech