Ex-CEO da Intel aposta em nova memória que promete resolver gargalo de chips de ia

Patrick Gelsinger passou anos à frente da Intel tentando tirar a empresa do buraco tecnológico. Agora, longe do cargo de CEO, ele está colocando dinheiro e prestígio numa aposta que pode mudar um dos maiores gargalos da inteligência artificial: a memória dos chips.

O ex-executivo saiu em apoio público à Nagare Labs, uma startup americana que desenvolveu uma tecnologia batizada de Z2RAM. Numa conversa com o site The Register, Gelsinger disse que a empresa está “combinando as melhores características de DRAM, SRAM e flash” para criar uma memória que rivaliza com o HBM em densidade, velocidade e consumo de energia.

A diferença é que, em vez de ficar separada do processador, a Z2RAM é integrada diretamente no chip lógico. Isso reduz drasticamente a distância que os dados precisam percorrer, um dos fatores que mais limita o desempenho dos aceleradores de IA hoje.

Por que a memória virou o gargalo da IA

Para entender o peso da aposta, vale lembrar como as memórias funcionam dentro de um sistema de computação. A DRAM é a memória principal de um processador, e é também a base do HBM (High Bandwidth Memory), usado nos aceleradores de IA mais avançados do mercado. Os dados saem do armazenamento (NAND flash), passam pela DRAM e chegam ao cache SRAM, que fica colado ao chip.

Cada etapa tem seus problemas. A SRAM, por exemplo, usa células de seis transistores. Escalar esse design para processos mais finos introduz vazamento de corrente e impurezas no material, um beco técnico que a indústria tenta contornar com litografias como o processo de 0,7 nanômetro da IBM.

Já o NAND flash conseguiu escalar bem graças ao empilhamento vertical: os chips já passam de 300 camadas, o que aumenta a capacidade sem ocupar mais área no silício. A DRAM também avança, mas o conjunto todo enfrenta um limite físico conforme a demanda por IA explode.

O que o Z2RAM faz de diferente

A Nagare Labs ataca esse problema por dois lados. O Z2RAM abandona o capacitor tradicional do design 1T1C (um transistor, um capacitor) e usa dois transistores no lugar. A carga é armazenada na “capacitância de porta” do segundo transistor, segundo explicou Suman Datta, cofundador da empresa e professor no Georgia Institute of Technology.

O resultado, de acordo com a startup, é uma memória que entrega a velocidade e a baixa latência da SRAM sem o custo de área que vem com ela. E, como o NAND, o Z2RAM é empilhado verticalmente, o que economiza espaço horizontal no chip e permite mais capacidade sem aumentar o tamanho do die.

Na prática, a tecnologia promete o que Gelsinger chamou de “o melhor dos dois mundos”: densidade de DRAM, velocidade de SRAM e escalabilidade de flash, tudo no mesmo pacote e colado ao processador.

O que Gelsinger disse sobre o HBM

O ex-CEO da Intel não economizou nos elogios à tecnologia, mas também deixou claro onde enxerga as limitações do HBM, hoje o padrão-ouro dos aceleradores de IA. “O HBM tem muitas limitações (energia, densidade, largura de banda de shoreline). A combinação de densidade e desempenho dele é a melhor disponível hoje. Esse é exatamente o valor que o Z2RAM traz: melhor densidade, velocidade e potência”, afirmou.

O investimento está sendo feito via Playground Global, firma de capital de risco associada a Gelsinger. O valor do aporte não foi divulgado, mas o aval de um dos nomes mais influentes da indústria de semicondutores coloca a Nagare Labs num patamar diferente do de outras startups de memória.

📲 Essa corrida por memória mais rápida e eficiente está longe de acabar. Para não perder os próximos capítulos, entra no Canal do TS no WhatsApp.

A tecnologia ainda está em fase de desenvolvimento e não há data anunciada para produção comercial. Mas, se o Z2RAM cumprir o que promete nos laboratórios, pode redefinir como os chips de IA são projetados, e mexer com o equilíbrio de forças num mercado hoje dominado pela DRAM empilhada do HBM.

Fonte: Wccftech